- מעגל adder מלא:
- בניית מעגלים מלאים:
- מעגלי עגינה מדורגים
- הדגמה מעשית של מעגל התוספת המלא:
- רכיבים בשימוש-
במדריך הקודם של בניית מעגל תוספת חצי, ראינו כיצד המחשב משתמש במספרים בינאריים בודדים בסיביות 0 ו -1 לצורך הוספה ויצירת SUM ו- Carry out. היום נלמד על בניית מעגל מלא מלא.
לפניכם רעיון קצר על תוספות בינאריות. בעיקר ישנם שני סוגים של Adder: Half Adder ו- Full Adder. בשנת האפעה וחצי נוכל להוסיף מספרים בינאריים 2 סיביות אבל אנחנו צביעות להוסיף קצת לשאת ב האפעה וחצי יחד עם שני מספרים בינאריים. אך במעגל מלא מלא ניתן להוסיף קצת לשאת יחד עם שני המספרים הבינאריים. אנו יכולים להוסיף מספרים בינאריים של ביטים מרובים באמצעות מפל במעגלי התוספת המלאים שנראה בהמשך הדרכה זו. אנו משתמשים גם ב- IC 74LS283N כדי להדגים באופן מעשי את מעגל האגף מלא.
מעגל adder מלא:
אז אנחנו יודעים שלמעגל חצי- תוספת יש חסרון גדול שאין לנו את השטח לספק קצת 'להעביר' לתוספת. במקרה של בניית תוספת מלאה, אנו יכולים לבצע קלט לשקע במעגלים ויכול להוסיף אותו עם שני כניסות A ו- B. לכן, במקרה של מעגל מלא מלא יש לנו שלוש כניסות A, B ו- Carry In ואנחנו יקבל תפוקה סופית SUM וביצוע. אז, A + B + CARRY IN = SUM ו- CARRY OUT.
לפי מתמטיקה, אם נוסיף שני חצי מספרים היינו מקבלים את המספר המלא, אותו דבר קורה כאן בבנייה מלאה של מעגלי התוספת. אנו מוסיפים שני מעגלי adder חצי עם תוספת נוספת של OR שער ומקבלים מעגל adder מלא.
בניית מעגלים מלאים:
בוא נראה את תרשים הבלוקים,
מעגל adder מלאהקונסטרוקציה מוצגת בתרשים הבלוקים שלעיל, שם שני מעגלי חצי מוסף נוספו יחד עם שער OR. מעגל התוספת למחצית הראשונה נמצא בצד שמאל, אנו נותנים שתי כניסות בינאריות בודדות A ו- B. כפי שנראה במדריך הקודם למחצית התוספת, הוא יפיק שתי יציאות, SUM ו- Carry out. פלט ה- SUM של מעגל האגף למחצית הראשונה מסופק עוד יותר לקלט המעגל למחצה השני. סיפקנו את ההובלה על פני הקלט האחר של המעגל למחצית השנייה. שוב זה יספק SUM החוצה וביצוע קצת. פלט SUM זה הוא הפלט הסופי של מעגל התוספת המלא. מצד שני, הוצאת מעגל התוספת למחצית הראשונה ומעגל הנגיעה השני מוצגות עוד בשער ההיגיון של OR. לאחר היגיון או של שני פלט נשיאה, אנו מקבלים את הביצוע הסופי של מעגל התוספת המלא.
הביצוע הסופי מייצג את ה- bit או ה- MSB המשמעותי ביותר.
אם נראה את המעגל בפועל בתוך התוספת המלאה, נראה שני תוספי חצי משתמשים בשער XOR וב- AND עם שער OR נוסף.
בתמונה לעיל, במקום דיאגרמת בלוקים, מוצגים סמלים בפועל. במדריך הקודם של חצי התוספת, ראינו את טבלת האמת של שני שערי לוגיקה הכוללים שתי אפשרויות קלט, XOR ו- AND שערים. כאן נוסף שער נוסף במעגל, או בשער OR.
תוכל ללמוד עוד על שערי לוגיקה כאן.
טבלת האמת של מעגל התוספת המלא:
כאשר מעגל האגף מלא עוסק בשלושה כניסות, טבלת האמת עודכנה עם שלוש עמודות קלט ושתי עמודות פלט.
|
קח פנימה |
קלט א |
קלט ב ' |
סְכוּם |
לבצע |
|
0 |
0 |
0 |
0 |
0 |
|
0 |
1 |
0 |
1 |
0 |
|
0 |
0 |
1 |
1 |
0 |
|
0 |
1 |
1 |
0 |
1 |
|
1 |
0 |
0 |
1 |
0 |
|
1 |
1 |
0 |
0 |
1 |
|
1 |
0 |
1 |
0 |
1 |
|
1 |
1 |
1 |
1 |
1 |
אנו יכולים גם לבטא את בניית מעגל התוספת המלא בביטוי בוליאני.
במקרה של SUM, ראשית XOR את קלט A ו- B ואז XOR שוב את הפלט עם Carry פנימה. לכן הסכום הוא (A XOR B) XOR C.
אנחנו יכולים לבטא את זה גם עם (A ⊕ B) ⊕ קח פנימה.
כעת, לביצוע, A ו- B או Carry in (A XOR B), המיוצג עוד יותר על ידי AB + (A ⊕ B).
מעגלי עגינה מדורגים
נכון לעכשיו, תיארנו את בניית מעגל התוספת של סיביות בודדות עם שערי לוגיקה. אבל מה אם נרצה להוסיף שניים יותר ממספר סיביות אחד?
הנה היתרון של מעגל התוספת המלא. אנו יכולים לזרום מעגלי מוסף מלאים של סיביות בודדות ויכולים להוסיף שני מספרים בינאריים מרובי סיביות. סוג זה של מעגל תוספת מלא מדורגת נקרא כמעגל ספיגת אדווה.
במקרה של מעגל Adder Carry Adder, הוצא מכל התוספת המלאה היא ה- Carry in של מעגל התוספת הבא המשמעותי ביותר. מכיוון שמקל ה- Carry אדווה לשלב הבא, הוא נקרא מעגל Adder Carry Adder. נשיאת סיבוב אדווה משמאל לימין (LSB ל- MSB).
בתרשים הבלוקים שלעיל אנו מוסיפים שני מספרים בינאריים של שלושה סיביות. אנו יכולים לראות ששלושה מעגלי מוספים מלאים נפלים יחד. שלושת מעגלי התוספת המלאים הללו מייצרים את תוצאת ה- SUM הסופית, המופקת על ידי אותם שלוש תפוקות סכום משלושה מעגלי תוספת נפרדים. ה- Carry Out מחובר ישירות למעגל התוספת המשמעותי הבא. לאחר מעגל התוספת הסופי, בצע את סיבית הביצוע הסופית.
למעגל מסוג זה יש גם מגבלות. זה יפיק עיכוב לא רצוי כשאנחנו מנסים להוסיף מספרים גדולים. עיכוב זה נקרא כעיכוב התפשטות. במהלך התוספת של שני מספרים של 32 סיביות או 64 סיביות, סיבית ה- Carry out שהיא ה- MSB של הפלט הסופי, מחכה לשינויים בשערי ההיגיון הקודמים.
כדי להתגבר על מצב זה נדרשת מהירות שעון גבוהה מאוד. עם זאת, ניתן לפתור את הבעיה באמצעות מעגל תוספת בינארי לשאת מבט קדימה, כאשר משתמשים בתוסף מקביל להפקת סיבוב מכניסת A ו- B.
הדגמה מעשית של מעגל התוספת המלא:
נשתמש בשבב לוגיקה מלא של מוספים ונוסיף באמצעותו מספרים בינאריים של 4 סיביות. נשתמש במעגל התוספת הבינארי TTL 4 סיביות באמצעות IC 74LS283N.
רכיבים בשימוש-
- מתגי טבילה 4 פינים 2 יח '
- 4 יחידות נוריות אדומות
- 1 pc LED ירוק
- 8 יחידות נגדים 4.7k
- 74LS283N
- 5 יחידות נגדים 1k
- קרש לחם
- חוטי חיבור
- מתאם 5V
בתמונה לעיל 74LS283N מוצג. 74LS283N הוא שבב TTL מלא של 4 סיביות עם תכונת מבט קדימה. תרשים הסיכה מוצג בתרשים למטה.
סיכה 16 וסיכה 8 היא VCC וקרקע בהתאמה, סיכה 5, 3, 14 ו -12 הם המספר הראשון של 4 סיביות (P) כאשר הסיכה 5 היא ה- MSB וסיכה 12 היא ה- LSB. מצד שני, פין 6, 2, 15, 11 הם מספר 4 הסיביות השני בו הפין 6 הוא ה- MSB ופין 11 הוא ה- LSB. סיכה 4, 1, 13 ו -10 הם פלט ה- SUM. סיכה 4 היא ה- MSB וסיכה 10 היא ה- LSB כשאין לבצע אותה.
נגדי 4.7k משמשים בכל סיכת הקלט כדי לספק לוגיקה 0 כאשר מתג DIP במצב OFF. בגלל הנגד, נוכל לעבור מ לוגיקה 1 (סיבית בינארית 1) לוגיקה 0 (סיבית בינארית 0) בקלות. אנו משתמשים באספקת חשמל 5V. כאשר מתגי ה- DIP פועלים, סיכות הכניסה מתקצרות עם 5 וולט; השתמשנו בנורות LED אדומות כדי לייצג את ביטי ה- SUM ואת ה- Led הירוק לסיבוב.
בדוק גם את סרטון ההדגמה למטה, שם הראינו להוסיף שני מספרים בינאריים של 4 סיביות.