מעגל חצי קצף ובנייתו

המחשב משתמש במספרים בינאריים 0 ו -1. מעגל adder משתמש במספרים בינאריים אלה ומחשב את התוספת. ניתן ליצור מעגל מוסף בינארי באמצעות שערים EX-OR ו- AND. תפוקת הסיכום מספקת שני אלמנטים, הראשון הוא SUM והשני הוא ה- Carry Out.

כשאנו משתמשים בתהליך סיכום חשבוני במתמטיקה הבסיסית שלנו, כמו להוסיף שני מספרים

אנו מוסיפים כל עמודה מימין לשמאל, ואם התוספת גדולה או שווה ל -10, אנו משתמשים ב- carry. בתוספת הראשונה 6 + 4 הוא 10. כתבנו 0 ונושא את 1 לעמודה הבאה. לכן, לכל ערך יש ערך משוקלל בהתבסס על מיקום העמודה שלו.

במקרה של תוספת מספר בינארי התהליך זהה. במקום שני המספרים השוללים כאן משתמשים במספרים בינאריים. בינארי, אנו מקבלים רק שני מספרים או 1 או 0. שני המספרים האלה יכולים לייצג SUM או CARRY או את שניהם. כמו במערכת המספרים הבינארית, 1 היא הספרה הגדולה ביותר, אנו מייצרים נושאת רק כאשר התוספת שווה או גדולה מ -1 + 1 ובשל כך, העברת הסיביות תועבר על העמודה הבאה להוספה.

בעיקר ישנם שני סוגים של Adder: Half Adder ו- Full Adder. בשנת האפעה וחצי נוכל להוסיף מספרים בינאריים 2 סיביות אבל אנחנו צביעות להוסיף קצת לשאת ב האפעה וחצי יחד עם שני מספרים בינאריים. אך במעגל מלא מלא ניתן להוסיף קצת לשאת יחד עם שני המספרים הבינאריים. אנו יכולים להוסיף מספרים בינאריים מרובים של ביטים על ידי מפל במעגלי התוספת המלאים. במדריך זה אנו נתמקד במעגל Half Adder ובהדרכה הבאה נסקור מעגל adder מלא. אנו משתמשים גם בכמה ICs כדי להדגים באופן מעשי את מעגל Half Adder.

מעגל חצי תוספת:

להלן דיאגרמת החסימה של Half-Adder, הדורשת שתי כניסות בלבד ומספקות שתי יציאות.

בואו נראה תוספת בינארית אפשרית של שני ביטים,

1 st Bit או ספרות	2 nd Bit או ספרות	סכום הסך הכל <	קח
0	0	0	0
1	0	1	0
0	1	1	0
1	1	0	1

הספרה הראשונה, שנוכל לסמן כ- A והספרה השנייה שנוכל לציין כ- B, מתווספות יחד ונוכל לראות את תוצאת הסיכום וסיבית הנשיאה. בשלוש השורות הראשונות 0 + 0, 0 + 1 או 1+ 0 התוספת היא 0 או 1 אבל אין ביט נשיאה, אבל בשורה האחרונה הוספנו 1 + 1 והיא מייצרת סיבית נשיאה של 1 יחד עם תוצאה 0.

לכן, אם אנו רואים את פעולתו של מעגל adder, אנו זקוקים לשני כניסות בלבד והוא יפיק שני יציאות, האחת היא תוצאת תוספת, המסומנת כ- SUM ואחת אחרת היא ביט CARRY OUT.

בניית מעגל חצי עיניים:

ראינו את דיאגרמת החסימה של מעגל חצי Adder למעלה עם שתי כניסות A, B ושתי יציאות - סכום, ביצוע. אנו יכולים ליצור את המעגל באמצעות שני שערים בסיסיים

1. 2-קלט שער בלעדי- OR או שער EX-OR
2. 2 כניסות ושער.

2-קלט שער בלעדי- OR או שער EX-OR

השער Ex-OR משמש להפקת ביט ה- SUM ו- AND Gate מייצרים את ביט הנשיאה של אותו קלט A ו- B.

זהו הסמל של שתי כניסות EX-OR שער. A ו- B הם שני הקלט הבינארי ו- SUMOUT הוא הפלט הסופי לאחר הוספת שני מספרים.

טבלת האמת של EX-OR gate היא -

קלט א	קלט ב '	SUM OUT
0	0	0
0	1	1
1	0	1
1	1	0

בטבלה שלמעלה אנו יכולים לראות את סך הפלט של שער EX-OR. כאשר כל אחד מהסיביות A ו- B הוא 1 יציאת השער הופכת ל -1. בשני המקרים האחרים כאשר שתי הכניסות הן 0 או 1, שער ה- EX-OR מייצר 0 יציאות. למידע נוסף על EX-OR שער כאן.

2 כניסות ושער:

שער X-OR מספק רק את הסכום ואין באפשרותו לספק ביט נשיאה על 1 + 1, אנו זקוקים לשער נוסף עבור Carry. AND שער מתאים לחלוטין ליישום זה.

זהו המעגל הבסיסי של שני כניסות AND שער. זהה כמו ל- EX-OR שער יש לו שתי כניסות. אם אנו מספקים ביטים A ו- B בקלט הוא יפיק פלט.

התפוקה תלויה בטבלת האמת AND שער -

קלט א	קלט ב '	פלט נשיאה
0	0	0
0	1	0
1	0	0
1	1	1

באמור לעיל, טבלת האמת של AND gate מוצגת היכן שהיא תייצר את הפלט רק כאשר שתי הקלטות הן 1, אחרת היא לא תספק פלט אם שתי הקלטות הן 0 או כל אחת מהקלטות היא 1. למידע נוסף על AND gate כאן.

מעגל לוגי למחצה:

כך שניתן ליצור את המעגל הלוגי של חצי-אדר על ידי שילוב של שני שערים אלו ומספקת אותה קלט בשני השערים.

זוהי בניית מעגל חצי-תוספת, מכיוון שאנו יכולים לראות ששני שערים משולבים ואותו קלט A ו- B מסופק בשני השערים ואנחנו מקבלים את תפוקת SUM על פני שער EX-OR ואת ה- Carry Out על פני AND שער.

ביטוי בוליאני של מעגל חצי Adder הוא-

SUM = A XOR B (A + B) CARRY = A ו- B (AB)

טבלת האמת של מעגל חצי-התוספת היא כדלקמן:

קלט א	קלט ב '	SUM (XOR out)	CARRY (AND out)
0	0	0	0
1	0	1	0
0	1	1	0
1	1	0	1

הדגמה מעשית של מעגל חצי תוספת:

אנחנו יכולים להפוך את המעגל לאמיתי על קרש הלחם כדי להבין אותו בצורה ברורה. לשם כך השתמשנו בשני שבבי XOR ו- AND בשימוש נרחב מסדרת 74 74LS86 ו- 74LS08.

שניהם ICs שער. 74LS86 כולל ארבעה שערי XOR בתוך השבב ו 74LS08 כולל ארבעה AND שערים. שני מכשירי ה- IC הללו זמינים באופן נרחב ואנחנו נכין מעגל של חצי-אדר באמצעות שני אלה.

להלן תרשים הסיכה לשני ה- IC:

דיאגרמת מעגלים לשימוש בשני ה- IC הללו כמעגל חצי-תוספת-

בנינו את המעגל בלוח לחם וצפינו בפלט.

בשנות אחד דיאגרמת מעגל לעיל של שער XOR מן 74LS86 משמש גם אחד AND השער מ 74LS08 משמש . סיכה 1 ו -2 של 74LS86 היא הקלט של השער וסיכה 3 היא הפלט של השער, בצד השני סיכה 1 ו- 2 של 74LS08 היא הכניסה של שער AND וסיכה 3 היא הפלט של השער. סיכה מס '7 משני ה- IC מחוברת ל- GND והסיכה ^ה -14 של שני ה- ICs מחוברת ל- VCC. במקרה שלנו ה- VCC הוא 5 וולט. הוספנו שתי נוריות לזיהוי הפלט. כאשר הפלט הוא 1, נורית ה- LED תבריק.

הוספנו מתג DIP במעגל כדי לספק קלט בשערים, עבור הסיבית 1 אנו מספקים 5V כקלט ועבור 0 אנו מספקים GND דרך נגדי 4.7k. נגד 4.7k משמש לספק 0 כניסות כאשר המתג במצב כבוי.

סרטון ההפגנה מופיע להלן.

מעגל חצי אדר משמש לתוספות סיביות ולפעולות הקשורות לפלט לוגי במחשבים. כמו כן, יש לו חסרון גדול שאיננו יכולים לספק סיבית נשיאה במעגל עם כניסת A ו- B. בשל מגבלה זו בנוי מעגל התוספת המלא.